Fan-Out Wafer-Level Packaging (FOWLP) ist eine moderne Technologie zur Halbleiterintegration, die im Vergleich zu herkömmlichen Ansätzen höhere Leistung, höhere Integrationsdichte und miniaturisierte Packages ermöglicht.
Im Gegensatz zum Fan-In Wafer-Level Packaging (WLP), bei dem Umverdrahtungen auf die ursprüngliche Grundfläche des Chips beschränkt sind, werden die Leiterbahnen beim FOWLP sowohl innerhalb der Chipfläche verteilt, sowie auch darüber hinaus (Fan Out).
Dies wird erreicht, indem die Chips mittels Mold-Verguss (Compression Molding) in einen rekonstituierten Wafer eingebettet werden, welcher die zusätzliche Fläche für die (Fan Out) Umverdrahtunglagen (RDL) liefert. Diese ermöglichen Verbindungen über Chipkanten hinaus und erlauben daher Integration kleiner Chips, sowie mehrerer Komponenten (wie zB analoger und digitaler Komponenten) in einem einzigen Package.
VORTEILE
- Bessere HF-Performance durch kürzeste Verbindungslängen
- Package Miniaturisierung durch hohe Integrationsdichte
- SMT-lötbares Package, kompatibel mit konventionellen Löttechnologien
- Substratloses Gehäuse, Umverdrahtung auf der Packageoberfläche mittels Dünnfilm-Umverdrahtung (RDL)
- Heterogene Integration
- Kosteneffizienz durch parallele Prozessierung auf Wafer-Level
Kleine und mittlere Stückzahlen in FOWLP-Technologie sind in Europa weitestgehend nicht verfügbar. AEMtec füllt diese kritische Lücke mit flexiblen, kostengünstigen FOWLP-Lösungen, die speziell auf die Anforderungen kleiner bis mittlerer Produktionsmengen zugeschnitten sind.